受惠 ChatGPT & AIGC 浪潮，各大雲端服務商積極投資 AI 伺服器，Google TPU、NVDIA HPC GPU 及 AMD MI300 全數導入AI，而 CoWos 先進封裝特別適用於  HPC 相關需求，成為近日最熱門的詞之一。

• ChatGPT : Chat Generative Pre-trained Transformer(聊天生成型預訓練變換模型)
• AIGC : AI Generated Content (生成式AI)
• HPC : High Performance Computing (高效能運算)

依客戶別區分，CoWoS封裝主要用於下列產品：

1. NVDIA：P100、V100、A100、H100 …等。
2. AMD：Vega GPU、Epyc CPU、Xilinx FPGA …等。
3. Google：與Broadcom合作開發TPU。
4. AWS：AI訓練ASIC—trainium。

封測=封裝+測試，兩者都有其獨到的工藝，隨運算效率需求不斷提升，IC越做越小，加上摩爾定律指出當電晶體微縮到一定程度後，終有一天會達到物理極限，所以想要打破摩爾定律持續提升算力，封裝技術成為關鍵。

CoW (Chip-on-Wafer)晶片堆疊

Wos(Wafer-on-Substrate)將晶片堆疊在基板上

CoWoS技術就是將晶片進行堆疊並封裝在基板上，最終呈現2.5D或3D的結構，這樣的技術不僅能節省晶片空間、降低功耗和成本，還能整合 HBM 提供更高的記憶體頻寬，並提升資料傳輸速率。

2.5D與3D封裝技術則是差別在堆疊方式：

2.5D封裝是指將晶片堆疊於中介層之上或透過矽橋連結晶片以水平堆疊的方式，主要應用於拼接邏輯運算晶(Logic SoC)和高頻寬記憶體(HBM)。

3D封裝是垂直堆疊晶片的技術，主要面向高效能邏輯晶片、SoC製造，3D封裝功能更強、效率更好、功耗更低、頻寬更大、比2.5D封裝面積更小。

以NVIDA A100為例介紹

1.首先運用揀晶設備拾取GPU、HBM整齊放在矽中介板(Silicon Interposer)上。

2.透過固晶設備(Bonder)建立微凸塊(uBump)結構，達成晶片與中介板的連結，再進行加熱焊接壓合。

3.最後再進行填膠保護晶片結構。

4. 將完整的晶圓倒置放在暫時性載板。

5.使用 CMP 設備將中介板結構薄化，並將表面清洗乾淨。

6.製作 RDL 線路及接上凸塊 (Bump)，已備未來與 ABF 載板連接。

7.利用雷射剝離設備將矽晶圓從暫時性載板上剝離，放置在另一片膠帶上。

8.經由雷射切割設備將整片矽晶源切割成單顆晶片。

9.將晶片拾取置ABF載板。

10.完成封裝與測試程序。

輝達（Nvidia）預計於第四季推出全新 GB200 晶片，並於 2025 年進行大量出貨。隨著生成式 AI 應用的快速發展，AI 伺服器需要進行大量高效能的運算，導致數據傳輸與交換的需求量急遽上升，且對於資料傳輸速率有極高的要求。然而，現有的銅金屬傳輸技術已逐漸達到極限，無法滿足日益增長的數據需求。為了突破這一瓶頸，業界正積極尋求具備更高頻寬且功耗更低的新一代傳輸技術，而矽光子技術也應運而生。矽光子技術利用光訊號在矽基材料中傳輸數據，能有效降低功耗、提升傳輸速率，成為解決高速數據傳輸的理想方案。此技術有望為生成式 AI 帶來更高效的數據處理能力，滿足未來 AI 應用對於資料傳輸的需求。

• 利用晶圓廠先端CMOS製程技術實現高密度光積體電路
• 以低成本的方式在單一微晶片中實現複雜的光電系統與功能
• 整合光纖通訊和矽基積體電路的技術平台

在矽光子技術中，光柵（Grating）扮演了關鍵角色，主要用於光的耦合和分光。光柵在矽光子中常見的應用有以下幾個方面：

1. 光耦合：光柵耦合器可以將光纖中的光耦合到矽光子晶片中，或者反過來，從晶片中耦合出來。由於矽和空氣的折射率不同，直接將光纖與矽波導相連的效率較低，而光柵耦合器可以有效提高耦合效率，實現光信號的高效傳輸。
2. 分波與合波：光柵可以根據不同波長對光進行分波或合波操作，這對於多通道傳輸（如波分復用技術）非常重要。光柵通過選擇性地將特定波長的光偏折到不同的路徑上，實現信號的分流或合併。
3. 濾波功能：光柵可以用作光學濾波器，通過調節光柵的周期性結構來選擇性地通過特定波長的光。這在光學通道選擇、去噪等應用中非常有用。
4. 傳感應用：在矽光子傳感器中，光柵結構可以作為波長選擇性元件，感知外界環境（如溫度、壓力或折射率）變化引起的波長偏移，從而實現高靈敏度的光學傳感。

光柵在矽光子中因其可定制性和高效性成為不可或缺的元件，使得矽光子在通信、計算和傳感領域中表現出更高的性能和靈活性。

考慮在間距為d的週期性排列平行晶面，且d必須大於半波長。當入射光由垂直於晶面方向射入於平面，並透過晶面產生散射，此時相鄰平行晶面的光程差為2，並進行干涉。根據布拉格定律，當光程差等於入射光波長的整數倍時，相鄰入射光即產生建設性干涉。

公式表示為：

光電積體電路透過矽波導同時傳輸不同光訊號之優勢，提供了更高的傳輸量以及頻寬，克服在銅纜中傳輸速度之限制，能因應現今雲端運算及大數據應用之需求，為下一世代晶片關鍵之技術。

Ansys 宣布與台積電和微軟合作，成功利用 Azure AI 基礎架構和 NVIDIA 加速運算，使矽光子模擬速度提升 10 倍，有助於加速資料通訊、AI 等跨產業應用的光子技術發展。這項合作運用 Azure 虛擬機器，在雲端中無縫部署和優化多物理模擬流程，並降低設計成本和風險。

通用 COUPE（Compact Universal Photonic Engine）是台積電針對矽光子應用推出的異質整合平台，專為解決高效能計算（HPC）、數據中心及人工智慧等領域的高速數據傳輸需求而設計。COUPE將電子與光子元件共同封裝在單一模組中，集成多個電子IC和光子IC，再利用光纖連接進行傳輸，有效減少了耦合損耗。這項技術可以大幅提升矽光子電路在光電集成中的使用效率​。

在COUPE的開發中，Ansys的Lumerical和Zemax工具發揮了關鍵作用。Lumerical提供了高精度的光子模擬能力，支援Verilog-A模型與台積電的PDK設計工具的聯合設計，能夠模擬電子和光子電路的互動，特別適用於光電電路設計和優化。而Zemax則幫助設計與優化光學輸入輸出，以降低元件間的損耗​。

此技術平台也因其高效能的多物理場模擬而著稱，包括高頻電磁分析、熱管理及電力完整性驗證。這些功能整合能有效提升COUPE的應用效率，並在大規模集成中提供可靠性支援，為未來的高速通訊提供了更佳的矽光子解決方案。

COUPE專門針對光子元件的整合需求而設計，將積體電路與積體光路以及光纖元件共同封裝，這種整合方式不僅降低了耦合損耗，還提高了信號傳輸的準確性和效率​。

異質整合的技術核心在於處理不同材料間的匹配和熱管理。COUPE平台利用了多層3D封裝、電-光互連和高精度的耦合設計，以減少高速傳輸中的功耗和損失。Ansys的Zemax和Lumerical模擬工具在COUPE平台中發揮重要作用：Lumerical提供光電路模擬，Zemax則支持光學輸出入的精確模擬，優化了光纖與晶片間的耦合設計。透過這些技術，COUPE能夠在單一模組中實現高速和高精度的光電轉換，並滿足人工智慧（AI）和高效能計算（HPC）等應用的需求。

茂綸是一家專業的電子零件與軟體代理商，為國內外高科技產業提供技術支援和解決方案。作為Ansys的代理商之一，茂綸提供多元化的模擬軟體產品，涵蓋結構、熱、流體力學、電磁及光學模擬等領域，為工程師與設計師們提供精確的仿真工具。Ansys系列軟體可廣泛應用於電子元件、5G通訊、汽車電子、半導體等領域，茂綸的技術團隊提供完整的技術支持與教育訓練，幫助客戶提升研發效率。

此外，茂綸也代理眾多電子零件品牌，致力於在台灣市場推廣包括PMIC、Analog IC、FPGA、MCU等各類電子元件。其完整的產品線和專業的技術服務使其在電子產業中占有一席之地。

• T客邦
• 台積公司部落格
• 科技新報youtube
• 優分析
• Ansforce
  定錨產業筆記
• Ansys官網
• GoPhotonics
• IEEE Xplore
• YANG,CHIA-HSUAN “Realization of 8-Channel Demultiplexer and Design of Optical Antenna with Silicon Photonics Technology”